pxie-8384总线扩展模块安全可靠7天验收

这PXIe国家仪器公司-8861是基于微处理器的嵌入式控制器专为PXI快递系统设计。该型号配备英特尔至强4核处理器。对于灵活和的连接倪PXIe-8861配有两个USB 3.0端口、两个千兆以太网端口(兼容10/100/1000ba se-TX)、四个USB 2.0端口、两个Thunderbolt 3端口、一个串行端口和其他类型的外设I/O。

该设备中配备的处理器PXI控制器是一个四核2.8 GHz处理器。该型号是各种应用的理想选择，包括数据采集和RF模块化仪器仪表。这PXIe国家仪器公司-8861是一个高带宽系统控制器，可以很容易地与任何兼容的PXI高速机箱，如镍PXIe-1085相结合。

这PXI控制器附带用户可访问的RAM，使用户能够升级工厂安装的RAM容量。此外，用户还可以通过USB CD-ROM或DVD-ROM替换预装的操作系统。除了提供高处理能力之外，这控制器提供高I/O吞吐量，以及高达24 GB的RAM和一套全面的外设I/O端口。

的前面板PXIe国家仪器公司-8861包含一个显示端口v1.2。这种PXI嵌入式控制器使其成为基于PXI的控制、测量和测试系统的理想解决方案。本中提供的集成差分系统100 MHz参考时钟控制器提供多个模块的无缝同步。此外，还提供三个差分星形触发总线，用于分配的触发和时钟信号。因此，测井和仪器仪表系统苛刻的同步和时序要求因的集成特性而得以缩减倪PXIe-8861。

PXI在1997年完成开发，并在1998年正式推出，它是为了满足日益增加的对复杂仪器系统的需求而推出的一种开放式工业标准。如今，PXI标准由PXI系统联盟（PXI Systems Alliance，PXISA）所管理。该联盟由60多家公司组成，共同推广PXI标准，确保PXI的互换性，并维护PXI规范。
简单来说，PXI是以PCI(Peripheral Component Interconnect)及CompactPCI为基础再加上一些PXI特有的信号组合而成的一个架构。PXI继承了PCI的电气信号，使得PXI拥有如PCI bus的传输数据的能力，因此能够有高达132Mbyte/s到528Mbyte/s的传输性能，在软件上是完全兼容的。另一方面，PXI采用和CompactPCI一样的机械外型结构，因此也能同样享有高密度、坚固外壳及连接器的特性

PXI规格定义了一个低歪斜(low skew)的10MHz参考时钟。此参考时钟位于背板上，并且分布至每一个外设槽（peripheral slot），其特色是由时钟源（Clock source）开始至每一槽的布线长度都是等长的，因此每一外设槽所接受的clock都是同一相位的，这对多个仪器模块的同步来说是一个很方便的时钟来源 [1] 。
局部总线（Local Bus）
在每一个外设槽上，PXI定义了局部总线以及连接其相邻的左方及右方外设槽，左方或右方局部总线各有13条，这个总线除了可以传送数字信号外，也允许传送模拟信号。比如说3号外设槽上有左方局部总线，可以与2号外设槽上的右方局部总线连接，而3号外设槽上的右方局部总线，则与4号外设槽上的左方总线连接。而外设槽3号上的左方局部总线与右方局部总线在背板上是不互相连接的，除非插在3号外设槽的仪器模块将这两方信号连接起来。
星形触发（Star Trigger）
前面说到外设槽2号的左方局部总线在PXI的定义下，实被作为另一种特殊的信号，叫做星形触发。这13条星形触发线被依序分别连接到另外的13个外设槽（如果背板支持到另外13个外设槽的话），且彼此的走线长度都是等长的。也就是说，若在2号外设槽上同一时间在这13条星形触发在线送出触发信号，那么其它仪器模块都会在同一时间收到触发信号（因为每一条触发信号的延迟时间都相同）。也因为这一项特殊的触发功能只有在外设槽2号上才有，因此定义了外设槽2号叫做星形触发控制器槽（Star Trigger Controller Slot）。
触发总线（Trigger Bus）
触发总线共有8条线，在背板上从系统槽(Slot 1)连接到其余的外设槽，为所有插在PXI背板上的仪器模块提供了一个共享的沟通管道。这个8-bit宽度的总线可以让多个仪器模块之间传送时钟信号、触发信号以及特订的传送协议。

PXI Express
由于对电脑速度需求的增长，PCI总线越来越成为系统的瓶颈，从并行总线建立分支的系统结构也越来越难以适应电脑性能的提高。

此瓶颈通过高速串行接口得以突破，PCIe通过成对的数据线传送信号，通常称作PCIe通道(PCIe lane)。单个通道并不比一个64位 33MHz PCI接口更快，但是可以同时建立多个通道以提高数据传输速率，四通道是早期比较主流的配置形式。串行总线连接的形式是点对点的，所以每个连接仅承载线路两端设备间的数据(以及由这些设备扩展而出的设备的数据)并且不会出现一端悬空的连接以避免高速数据的波形发生畸变。通过这些技术进步使每个通道的速率得以提升。这种串行接口系统先天比并行总线具有更好的扩展性。

PCIe第1版规定每通道的基准速率为2.5Gb/s(解码后2.0Gb/s)，随后的升级规范进一步提高了数据传输速率并且增加了通道的数量从而可以提供更高的数据带宽。同时提供了对用户透明的降速机制以应对高速设备与下游低速设备(因规范版本或通道数量不同)相连接的情况。

数据连接速率依赖于机箱、机箱插槽以及模块，通常数据传输速率越高相应的实现成本也越高。除了这些，用户实际上并不需了解PCIe接口上数据管理的过程。

系统为树状结构，一个单一的PCIe连接在此结构下扩展为多个连接，并可以进一步扩展更多下级连接。处于主干的分支(源于根复合体，Root Complex)的连接需要较大的带宽以支持更多下游设备的数据流。

与PCI类似，所有信号流均需出入于根复合体，实际速率同时取决于PCIe接口和控制器处理所有数据和驱动程序的能力。在PXI规范中添加了PCIe而称为PXIe。与PXI和PCI的关系相同，PXIe规范中也包含了测试测量领域所需要的各种扩展特性。

机箱推荐
在PXI和PXIe机箱之间存在互相兼容问题，意味着需要用户对系统进行合理规划以充分利用所有可用的槽位，Pickering公司推荐使用PXI，除非采用PXIe能够带来明显的性能提高。在这种情况下我们强烈建议采用完全的混合机箱，后续章节会有进一步描述。

PXI Multicomputing(PXImc)
PCIe初的设计是基于系统中只存在单一控制器，所有的通讯都在模块与控制器间进行。这种结构是源于控制器需要通过PCIe接口对存储器进行读写，而此接口是在根复合体与终端设备之间同步操作。根复合体是系统的主控，一个系统中不能存在两个根复合体。因此为了在两个PCIe系统之间共享信息，需要采用另外的方式。

现实中确实需要在系统中采用分布式的运算处理，例如基于GPIB/LXI的设备很多都具有自己的控制器来处理测量数据和反馈测试结果。分布式处理可以降低对高速控制器的依赖，而且与单一的中央控制器完成所有任务相比，整合多个运算资源处理多项测试任务可以显著提高系统的整体速度。