hdi打样加急
-
面议
深圳市赛孚电路科技有限公司生产PCB多层板,PCB八层板,PCB十层板,HDI板以及软硬结合板厂商。
多层线路板一般定义为10层——20层或以上的高多层线路板,比传统的多层线路板加工难度大,其品质可靠性要求高,主要应用于通讯设备、服务器、医疗电子、航空、工控、军事等领域。近几年来,应用通讯、基站、航空、军事等领域的高层板市场需求仍然强劲,而随着中国电信设备市场的快速发展,高层板市场前景被看好。
目前国内能批量生产高层线路板的PCB厂商,主要来自于外资企业或少数内资企业。高层线路板的生产不仅需要较高的技术和设备投入,更需要技术人员和生产人员的经验积累,同时导入高层板客户认证手续严格且繁琐,因此高层线路板进入企业门槛较高,实现产业化生产周期较长。
PCB平均层数已经成为衡量PCB企业技术水平和产品结构的重要技术指标。本文简述了高层线路板在生产中遇到的主要加工难点,介绍了高层线路板关键生产工序的控制要点,供大家参考。
一、主要制作难点
对比常规线路板产品特点,高层线路板具有板件更厚、层数更多、线路和过孔更密集、单元尺寸更大、介质层更薄等特性,内层空间、层间对准度、阻抗控制以及可靠性要求更为严格。
1.1 层间对准度难点
由于高层板层数多,客户设计端对PCB各层的对准度要求越来越严格,通常层间对位公差控制±75μm,考虑高层板单元尺寸设计较大、图形转移车间环境温湿度,以及不同芯板层涨缩不一致性带来的错位叠加、层间定位方式等因素,使得高层板的层间对准度控制难度更大。
1.2 内层线路制作难点
高层板采用高TG、高速、高频、厚铜、薄介质层等特殊材料,对内层线路制作及图形尺寸控制提出高要求,如阻抗信号传输的完整性,增加了内层线路制作难度。线宽线距小,开短路增多,微短增多,合格率低;细密线路信号层较多,内层AOI漏检的几率加大;内层芯板厚度较薄,容易褶皱导致曝光不良,蚀刻过机时容易卷板;高层板大多数为系统板,单元尺寸较大,在成品报废的代价相对高。
1.3 压合制作难点
多张内层芯板和半固化片叠加,压合生产时容易产生滑板、分层、树脂空洞和气泡残留等缺陷。在设计叠层结构时,需充分考虑材料的耐热性、耐电压、填胶量以及介质厚度,并设定合理的高层板压合程式。层数多,涨缩量控制及尺寸系数补偿量无法保持一致性;层间绝缘层薄,容易导致层间可靠性测试失效问题
1.4 钻孔制作难点
采用高TG、高速、高频、厚铜类特殊板材,增加了钻孔粗糙度、钻孔毛刺和去钻污的难度。层数多,累计总铜厚和板厚,钻孔易断刀;密集BGA多,窄孔壁间距导致的CAF失效问题;因板厚容易导致斜钻问题。
二、 关键生产工序控制
2.1 材料选择
随着电子元器件化、多功能化的方向发展,同时带来高频、高速发展的信号传输,因此要求电子电路材料的介电常数和介电损耗比较低,以及低CTE、低吸水率和更好的覆铜板材料,以满足高层板的加工和可靠性要求。常用的板材供应商主要有A系列、B系列、C系列、D系列,这四种内层基板的主要特性对比,见表1。对于高层厚铜线路板选用高树脂含量的半固化片,层间半固化片的流胶量足以将内层图形填充满,绝缘介质层太厚易出现成品板超厚,反之绝缘介质层偏薄,则易造成介质分层、高压测试失效等品质问题,因此对绝缘介质材料的选择极为重要。
2.2 压合叠层结构设计
在叠层结构设计中考虑的主要因素是材料的耐热性、耐电压、填胶量以及介质层厚度等,应遵循以下主要原则。
(1) 半固化片与芯板厂商保持一致。为PCB可靠性,所有层半固化片避免使用单张1080或106半固化片(客户有特殊要求除外),客户无介质厚度要求时,各层间介质厚度按IPC-A-600G≥0.09mm。
(2) 当客户要求高TG板材时,芯板和半固化片都要用相应的高TG材料。
(3) 内层基板3OZ或以上,选用高树脂含量的半固化片,如1080R/C65%、1080HR/C 68%、106R/C 73%、106HR/C76% ;但尽量避免全部使用106 高胶半固化片的结构设计,以防止多张106半固化片叠合,因玻纤纱太细,玻纤纱在大基材区塌陷而影响尺寸稳定性和爆板分层。
(4) 若客户无特别要求,层间介质层厚度公差一般按+/-10%控制,对于阻抗板,介质厚度公差按IPC-4101 C/M级公差控制,若阻抗影响因素与基材厚度有关,则板材公差也按IPC-4101 C/M级公差。
2.3 层间对准度控制
内层芯板尺寸补偿的度和生产尺寸控制,需要通过一定的时间在生产中所收集的数据与历史数据经验,对高层板的各层图形尺寸进行补偿,确保各层芯板涨缩一致性。选择、高可靠的压合前层间定位方式,如四槽定位(Pin LAM)、热熔与铆钉结合。设定合适的压合工艺程序和对压机日常维护是确保压合品质的关键,控制压合流胶和冷却效果,减少层间错位问题。层间对准度控制需要从内层补偿值、压合定位方式、压合工艺参数、材料特性等因素综合考量。
2.4 内层线路工艺
由于传统曝光机的解析能力在50μm左右,对于高层板生产制作,可以引进激光直接成像机(LDI),提高图形解析能力,解析能力达到20μm左右。传统曝光机对位精度在±25μm,层间对位精度大于50μm。采用对位曝光机,图形对位精度可以提高到15μm左右,层间对位精度控制30μm以内,减少了传统设备的对位偏差,提高了高层板的层间对位精度。
为了提高线路蚀刻能力,需要在工程设计上对线路的宽度和焊盘(或焊环)给予适当的补偿外,还需对特殊图形,如回型线路、立线路等补偿量做更详细的设计考虑。确认内层线宽、线距、隔离环大小、立线、孔到线距离设计补偿是否合理,否则更改工程设计。有阻抗、感抗设计要求注意立线、阻抗线设计补偿是否足够,蚀刻时控制好参数,首件确认合格后方可批量生产。为减少蚀刻侧蚀,需对蚀刻液的各组药水成分控制在佳范围内。传统的蚀刻线设备蚀刻能力不足,可以对设备进行技术改造或导入高精密蚀刻线设备,提高蚀刻均匀性,减少蚀刻毛边、蚀刻不净等问题。
2.5 压合工艺
目前压合前层间定位方式主要包括:四槽定位(Pin LAM)、热熔、铆钉、热熔与铆钉结合,不同产品结构采用不同的定位方式。对于高层板采用四槽定位方式(Pin LAM),或使用熔合+铆合方式制作,OPE冲孔机冲出定位孔,冲孔精度控制在±25μm。熔合时调机制作首板需采用X-RAY检查层偏,层偏合格方可制作批量,批量生产时需检查每块板是否熔入单元,以防止后续分层,压合设备采用配套压机,满足高层板的层间对位精度和可靠性。
根据高层板叠层结构及使用的材料,研究合适的压合程序,设定佳的升温速率和曲线,在常规的多层线路板压合程序上,适当降低压合板料升温速率,延长高温固化时间,使树脂充分流动、固化,同时避免压合过程中滑板、层间错位等问题。材料TG值不一样的板,不能同炉排板;普通参数的板不可与特殊参数的板混压;涨缩系数给定合理性,不同板材及半固化片的性能不一,需采用相应的板材半固化片参数压合,从未使用过的特殊材料需要验证工艺参数。
2.6 钻孔工艺
由于各层叠加导致板件和铜层超厚,对钻头磨损严重,容易折断钻刀,对于孔数、落速和转速适当的下调。测量板的涨缩,提供的系数;层数≥14层、孔径≤0.2mm或孔到线距离≤0.175mm,采用孔位精度≤0.025mm 的钻机生产;直径φ4.0mm以上孔径采用分步钻孔,厚径比12:1采用分步钻,正反钻孔方法生产;控制钻孔披锋及孔粗,高层板尽量采用全新钻刀或磨1钻刀钻孔,孔粗控制25um以内。为改善高层厚铜板的钻孔毛刺问题,经批量验证,使用高密度垫板,叠板数量为一块,钻头磨次控制在3次以内,可有效改善钻孔毛刺
对于高频、高速、海量数据传输用的高层板,背钻技术是改善信号完整有效的方法。背钻主要控制残留stub长度,两次钻孔的孔位一致性以及孔内铜丝等。不是所有的钻孔机设备具有背钻功能,对钻孔机设备进行技术升级(具备背钻功能),或购买具有背钻功能的钻孔机。从行业相关文献和成熟量产应用的背钻技术主要包括:传统控深背钻方法、内层为信号反馈层背钻、按板厚比例计算深度背钻,在此不重复叙述。
三、可靠性测试
高层板一般为系统板,比常规多层板厚、更重、单元尺寸更大,相应的热容也较大,在焊接时,需要的热量更多,所经历的焊接高温时间要长。在217℃(锡银铜焊料熔点)需50秒至90秒,同时高层板冷却速度相对慢,因此过回流焊测试的时间延长,并结合IPC-6012C、 IPC-TM-650标准以及行业要求,对高层板的主要可靠性测试
为了PCB板的生产质量,厂家在生产的过程中经过了多种检测方法,每种检测方法都会针对不同的PCB板的瑕疵。主要可分为电气测试法和视觉测试法两大类。
电气测试通常采用惠斯电桥测量各测试点间的阻抗特性的方法,来检测所有通导性(即开路和短路)。视觉测试通过视觉检查电子元器件的特征以及印刷线路的 特征找出缺陷。电气测试在寻找短路或断路瑕疵时比较准确,视觉测试可以更容易侦测到导体间不正确空隙的问题,并且视觉检测一般在生产过程的早期阶段进行, 尽量找出缺陷并进行返修,以高的产品合格率。
PCB板常用检测方法如下:
1、PCB板人工目测
使用放大镜或校准的显微镜,利用操作人员视觉检查来确定电路板合不合格,并确定什么时候需进行校正操作,它是传统的检测方法。它的主 要优点是低的预先成本和没有测试夹具,而它的主要缺点是人的主观误差、长期成本较高、不连续的缺陷发觉、数据收集困难等。目前由于PCB的产量增 加,PCB上导线间距与元件体积的缩小,这个方法变得越来越不可行。
2、PCB板在线测试
通过对电性能的检测找出制造缺陷以及测试模拟、数字和混合信号的元件,以它们符合规格,己有针床式测试仪和飞针测试仪等几种测试方 法。主要优点是每个板的测试成本低、数字与功能测试能力强、快速和的短路与开路测试、编程固件、缺陷覆盖率高和易于编程等。主要缺点是,需要测试夹 具、编程与调试时间、制作夹具的成本较高,使用难度大等问题。
3、PCB板功能测试
功能系统测试是在生产线的中间阶段和末端利用的测试设备,对电路板的功能模块进行全面的测试,用以确认电路板的好坏。功能测试可以 说是早的自动测试原理,它基于特定板或特定单元,可用各种设备来完成。有终产品测试、新实体模型和堆砌式测试等类型。功能测试通常不提供用于过程改 进的脚级和元件级诊断等深层数据,而且需要设备及设计的测试流程,编写功能测试程序复杂,因此不适用于大多数电路板生产线。
4、自动光学检测
也称为自动视觉检测,是基于光学原理,综合采用图像分析、计算机和自动控制等多种技术,对生产中遇到的缺陷进行检测和处理,是较新 的确认制造缺陷的方法。AOI通常在回流前后、电气测试之前使用,提高电气处理或功能测试阶段的合格率,此时纠正缺陷的成本远远低于终测试之后进行的成 本,常达到十几倍。
5、自动X光检查
利用不同物质对X光的吸收率的不同,透视需要检测的部位,发现缺陷。主要用于检测超细间距和密度电路板以及装配工艺过程中产生 的桥接、丢片、对准不良等缺陷,还可利用其层析成像技术检测IC芯片内部缺陷。它是现时测试球栅阵列焊接质量和被遮挡的锡球的方法。主要优点是能够检 测BGA焊接质量和嵌人式元件、无夹具成本;主要缺点是速度慢、高失效率、检测返工焊点困难、高成本、和长的程序开发时间,这是较新的检测方法,还有待于 进一步研究。
6、激光检测系统
它是PCB测试技术的新发展。它利用激光束扫描印制板,收集所有测量数据,并将实际测量值与预置的合格极限值进行比较。这种技术 己经在光板上得到证实,正考虑用于装配板测试,速度己足够用于批量生产线。快速输出、不要求夹具和视觉非遮盖访问是其主要优点;初始成本高、维护和使用问 题多是其主要缺点。
7、尺寸检测
利用二次元影像测量仪,测量孔位,长宽,位置度等尺寸。由于PCB属于小薄软类型的产品,接触式的测量,很容易产生变形以致于造成测量不准确,二次元影像测量仪就成为了佳的尺寸测量仪器。思瑞测量的影像测量仪通过编程之后,能实现全自动的测量,不仅测量精度高,还大大的缩短测量时间,提高测量效率。
深圳市赛孚电路科技有限公司成立于2011年,公司由多名电路板行业的级人士创建,是国内的PCB/FPC快件服务商之一。公司成立以来,一直专注样品,中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业,是深圳高新技术认证企业。拥有完善的质量管理体系,先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人,厂房面积9000平米,月出货品种6000种以上,年生产能力为150000平方米。为了满足客户多样化需求,2017年公司成立了PCBA事业部,自有SMT生产线,为客户提供PCB+SMT一站式服务。 公司一直致力于“打造中国的PCB制造企业”。注重人才培养,倡导全员“自我经营”理念,拥有一支朝气蓬勃、敬业、经验丰富的技术、生产及管理队伍;专注于PCB的工艺技术的研究与开发,努力提升公司在PCB领域内的技术水平和制造能力.
公司产品广泛应用于通信、工业控制、计算机应用、航空航天、、医疗、测试仪器、电源等各个领域。我们的产品包括:高多层PCB、HDI PCB、PCB高频板、软硬结合板、FPC等特种高难度电路板,专注于多品种,中小批量领域。我们的客户分布全球各地,目前外销订单占比70%以上。
HDI PCB的一阶,二阶和三阶是如何区分的?
一阶的比较简单,流程和工艺都好控制。二阶的就开始麻烦了,一个是对位问题,一个打孔和镀铜问题。二阶的设计有多种,一种是各阶错开位置,需要连接次邻层时通过导线在中间层连通,做法相当于2个一阶HDI。第二中是,两个一阶的孔重叠,通过叠加方式实现二阶,加工也类似两个一阶,但有很多工艺要点要特别控制,也就是上面所提的。第三种是直接从外层打孔至第3层(或N-2层),工艺与前面有很多不同,打孔的难度也更大。对于三阶的以二阶类推即是。
6层板中一阶,二阶是针对需要激光钻孔的板子来说的,即指HDI板。
6层一阶HDI板指 盲孔:1-2,2-5,5-6. 即1-2,5-6需激光打孔。
6层二阶HDI板指 盲孔:1-2,2-3,3-4,4-5,5-6. 即需2次激光打孔.钻3-4的埋孔,接着压合2-5,然后次钻2-3,4-5的激光孔,接着第2次压合1-6,然后第二次钻1-2,5-6的激光孔.后才钻通孔.由此可见二阶HDI板经过了两次压合,两次激光钻孔。
另外二阶HDI板还分为:错孔二阶HDI板和叠孔二阶HDI板,错孔二阶HDI板是指盲孔1-2和2-3是错开的,而叠孔二阶HDI板是指盲孔1-2和2-3叠在一起,例如:盲:1-3,3-4,4-6。
依此类推三阶,四阶......都是一样的。
几阶指压合次数。
一阶板,一次压合即成,可以想像成普通的板。
二阶板,两次压合,以盲埋孔的八层板为例,先做2-7层的板,压好,这时候2-7的通孔埋孔已经做好了,再加1层和8层压上去,打1-8的通孔,做成整板。
三阶板就比上面更复杂,先压3-6层,再加上2和7层,后加上1到8层,一共要压合三次,一般厂家做不了。
深圳市赛孚电路科技有限公司成立于2011年,公司由多名电路板行业的级人士创建,是国内的HDI PCB/FPC快件服务商之一。公司HDI板高6阶HDI研发成功, 公司产品广泛应用于通信、工业控制、计算机应用、航空航天、、医疗、测试仪器、电源等各个领域。我们的产品包括:高多层PCB、HDI PCB、PCB高频板、软硬结合板、FPC等特种高难度电路板,专注于多品种,中小批量领域。我们的客户分布全球各地,目前外销订单占比70%以上。
如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),通常就称为高频电路。高频电路设计是一个非常复杂的设计过程,其布线对整个设计至关重要!
【招】多层板布线
高频电路往往集成度较高,布线密度大,采用多层板既是布线所,也是降低干扰的有效手段。在PCB Layout阶段,合理的选择一定层数的印制板尺寸,能充分利用中间层来设置屏蔽,更好地实现就近接地,并有效地降低寄生电感和缩短信号的传输长度,同时还能大幅度地降低信号的交叉干扰等,所有这些方法都对高频电路的可靠性有利。
有资料显示,同种材料时,四层板要比双面板的噪声低20dB。但是,同时也存在一个问题,PCB半层数越高,制造工艺越复杂,单位成本也就越高,这就要求我们在进行PCB Layout时,除了选择合适的层数的PCB板,还需要进行合理的元器件布局规划,并采用正确的布线规则来完成设计。
【第二招】高速电子器件管脚间的引线弯折越少越好
高频电路布线的引线好采用全直线,需要转折,可用45度折线或者圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。
【第三招】高频电路器件管脚间的引线越短越好
信号的辐射强度是和信号线的走线长度成正比的,高频的信号引线越长,它就越容易耦合到靠近它的元器件上去,所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。
【第四招】高频电路器件管脚间的引线层间交替越少越好
所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧,一个过孔可带来约0.5pF的分布电容,减少过孔数能显著提高速度和减少数据出错的可能性。
【第五招】注意信号线近距离平行走线引入的“串扰”
高频电路布线要注意信号线近距离平行走线所引入的“串扰”,串扰是指没有直接连接的信号线之间的耦合现象。由于高频信号沿着传输线是以电磁波的形式传输的,信号线会起到天线的作用,电磁场的能量会在传输线的周围发射,信号之间由于电磁场的相互耦合而产生的不期望的噪声信号称为串扰(Crosstalk)。
PCB板层的参数、信号线的间距、驱动端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。所以为了减少高频信号的串扰,在布线的时候要求尽可能的做到以下几点:
在布线空间允许的条件下,在串扰较严重的两条线之间插入一条地线或地平面,可以起到隔离的作用而减少串扰。
当信号线周围的空间本身就存在时变的电磁场时,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅减少干扰。
在布线空间许可的前提下,加大相邻信号线间的间距,减小信号线的平行长度,时钟线尽量与关键信号线垂直而不要平行。
如果同一层内的平行走线几乎无法避免,在相邻两个层,走线的方向务必却为相互垂直。
在数字电路中,通常的时钟信号都是边沿变化快的信号,对外串扰大。所以在设计中,时钟线宜用地线包围起来并多打地线孔来减少分布电容,从而减少串扰。
对高频信号时钟尽量使用低电压差分时钟信号并包地方式,需要注意包地打孔的完整性。
闲置不用的输入端不要悬空,而是将其接地或接电源(电源在高频信号回路中也是地),因为悬空的线有可能等效于发射天线,接地就能抑制发射。实践证明,用这种办法消除串扰有时能立即见效。
【第六招】集成电路块的电源引脚增加高频退藕电容
每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容,可以有效地抑制电源引脚上的高频谐波形成干扰。
【第七招】高频数字信号的地线和模拟信号地线做隔离
模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的,两者直接常常存在一定的电压差,而且,高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量,当直接连接数字信号地线和模拟信号地线时,高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。
所以通常情况下,对高频数字信号的地线和模拟信号的地线是要做隔离的,可以采用在合适位置单点互联的方式,或者采用高频扼流磁珠互联的方式。
【第八招】避免走线形成的环路
各类高频信号走线尽量不要形成环路,若无法避免则应使环路面积尽量小。
【第九招】良好的信号阻抗匹配
信号在传输的过程中,当阻抗不匹配的时候,信号就会在传输通道中发生信号的反射,反射会使合成信号形成过冲,导致信号在逻辑门限附近波动。
消除反射的根本办法是使传输信号的阻抗良好匹配,由于负载阻抗与传输线的特性阻抗相差越大反射也越大,所以应尽可能使信号传输线的特性阻抗与负载阻抗相等。同时还要注意PCB上的传输线不能出现突变或拐角,尽量保持传输线各点阻抗连续,否则在传输线各段之间也将会出现反射。这就要求在进行高速PCB布线时,要遵守以下布线规则:
USB布线规则:要求USB信号差分走线,线宽10mil,线距6mil,地线和信号线距6mil。
HDMI布线规则:要求HDMI信号差分走线,线宽10mil,线距6mil,每两组HDMI差分信号对的间距超过20mil。
LVDS布线规则要求LVDS信号差分走线,线宽7mil,线距6mil,目的是控制HDMI的差分信号对阻抗为100+-15%欧姆DDR布线规则。DDR1走线要求信号尽量不走过孔,信号线等宽,线与线等距,走线满足2W原则,以减少信号间的串扰,对DDR2及以上的高速器件,还要求高频数据走线等长,以信号的阻抗匹配。
【第十招】保持信号传输的完整性
保持信号传输的完整性,防止由于地线分割引起的“地弹现象”。
深圳市赛孚电路科技有限公司成立于2011年,公司由多名电路板行业的级人士创建,是国内的PCB/FPC快件服务商之一。公司成立以来,一直专注样品,中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业,是深圳高新技术认证企业。拥有完善的质量管理体系,先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人,厂房面积9000平米,月出货品种6000种以上,年生产能力为150000平方米。
PCB电路板沉金与镀金工艺的区别?
镀金,一般指的是“电镀金”、“电镀镍金”、“电解金”等,有软金和硬金的区分(一般硬金是用于金手指的),原理是将镍和金(俗称金盐)溶化于化学药水中,将线路板浸在电镀缸内并接通电流而在电路板的铜箔面上生成镍金镀层,电镍金因镀层硬度高,耐磨损,不易氧化的优点在电子产品中得到广泛的应用。
沉金是通过化学氧化还原反应的方法生成一层镀层,一般厚度较厚,是化学镍金金层沉积方法的一种,可以达到较厚的金层。
沉金与镀金的区别:
1、沉金与镀金所形成的晶体结构不一样,沉金对于金的厚度比镀金要厚很多,沉金会呈金黄色,较镀金来说更黄(这是区分镀金和沉金的方法之一)。
2、沉金比镀金更容易焊接,不会造成焊接不良。
3、沉金板的焊盘上只有镍金,信号的趋肤效应是在铜层上传输,不会对信号产生影响。
4、沉金比镀金的晶体结构更致密,不易产生氧化。
5、镀金容易使金线短路。而沉金板的焊盘上只有镍金,因此不会产生金线短路。
6、沉金板的焊盘上只有镍金,因此导线电阻和铜层的结合更加牢固。
7、沉金板的平整性与使用寿命较镀金板要好。
超实用的高频PCB电路设计70问答之一
1、如何选择PCB 板材?
选择PCB板材在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。例如,现在常用的 FR-4 材质,在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响,可能就不合用。就电气而言,要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰?
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
3、在高速设计中,如何解决信号的完整性问题?
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的?
差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side(并排, 并肩) 实现的方式较多。
5、对于只有一个输出端的时钟信号线,如何实现差分布线?
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻?
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号质量会好些。
7、为何差分对的布线要靠近且平行?
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
8、如何处理实际布线中的一些理论冲突的问题
基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 满足loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加 ground guard traces 可能也无法完全隔离干扰。而且离的太远,地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。
确实高速布线与 EMI 的要求有很多冲突。但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 好先用安排走线和 PCB 迭层的技巧来解决或减少 EMI的问题, 如高速信号走内层。后才用电阻电容或 ferrite bead 的方式, 以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾?
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有的关系。 例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
10、关于 test coupon。
test coupon 是用来以 TDR (Time Domain Reflectometer) 测量所生产的 PCB 板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以, test coupon 上的走线线宽和线距(有差分对时)要与所要控制的线一样。 重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值, TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probe tip), 所以, test coupon 上量测信号的点跟接地点的距离和方式要符合所用的探棒。
11、在高速 PCB 设计中,信号层的空白区域可以敷铜,而多个信号层的敷铜在接地和接电源上应如何分配?
一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离, 因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗, 例如在 dual strip line 的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗?电源和地平面之间的信号是否可以使用带状线模型计算?
是的, 在计算特性阻抗时电源平面跟地平面都视为参考平面。 例如四层板: 顶层-电源层-地层-底层,这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗?
一般软件自动产生测试点是否满足测试需求看对加测试点的规范是否符合测试机具的要求。另外,如果走线太密且加测试点的规范比较严,则有可能没办法自动对每段线都加上测试点,当然,需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量?
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(via or DIP pin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线,后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响,影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。
15、若干 PCB 组成系统,各板之间的地线应如何连接?
各个 PCB 板子相互连接之间的信号或电源在动作时,例如 A 板子有电源或信号送到 B 板子,一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗小的地方流回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速 PCB 设计的技术书籍和数据吗?
现在高速数字电路的应用有通信网路和计算器等相关领域。在通信网路方面,PCB 板的工作频率已达 GHz 上下,叠层数就我所知有到 40 层之多。计算器相关应用也因为芯片的进步,无论是一般的 PC 或服务器(Server),板子上的高工作频率也已经达到 400MHz (如 Rambus) 以上。因应这高速高密度走线需求,盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。
17、两个常被参考的特性阻抗公式:
微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中,W 为线宽,T 为走线的铜皮厚度,H 为走线到参考平面的距离,Er 是 PCB 板材质的介电常数(dielectric constant)。此公式在0.1<(W/H)<2.0 及 1<(Er)<15 的情况才能应用。
带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中,H 为两参考平面的距离,并且走线位于两参考平面的中间。此公式在 W/H<0.35 及 T/H<0.25 的情况才能应用。
18、差分信号线中间可否加地线?
差分信号中间一般是不能加地线。因为差分信号的应用原理重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处,如 flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,便会破坏耦合效应。
19、刚柔板设计是否需要设计软件与规范?国内何处可以承接该类电路板加工?
可以用一般设计 PCB 的软件来设计柔性电路板(Flexible Printed Circuit)。一样用 Gerber 格式给 FPC厂商生产。由于制造的工艺和一般 PCB 不同,各个厂商会依据他们的制造能力会对小线宽、小线距、小孔径(via)有其**。除此之外,可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。
20、适当选择 PCB 与外壳接地的点的原则是什么?
选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如,通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB的地层与 chassis ground 做连接,以尽量缩小整个电流回路面积,也就减少电磁辐射。