FPC挠性电路板加工

PCB电路板在今天的生活中发挥着重要作用。它是电子元件的基础和高速公路。就这一点而言，PCB的质量非常关键。
要检查PCB的质量，进行多项可靠性测试。以下段落是对测试的介绍。

1.离子污染测试

目的：检查电路板表面的离子数量，以确定电路板的清洁度是否合格。

方法：使用75％浓度的丙醇清洁样品表面。离子可以溶解到丙醇中，从而改变其导电性。记录电导率的变化以确定离子浓度。

标准：小于或等于6.45ug.NaCl / sq.in

2.阻焊膜的耐化学性试验

目的：检查阻焊膜的耐化学性

方法：在样品表面上滴加qs（量子满意的）二氯甲烷。过一会儿，用白色棉擦拭二氯甲烷。检查棉花是否染色以及焊料面罩是否溶解。

标准：无染料或溶解。

3.阻焊层的硬度测试

目的：检查阻焊膜的硬度

方法：将电路板放在平坦的表面上。使用标准测试笔在船上刮擦一定范围的硬度，直到没有刮痕。记录铅笔的低硬度。

标准：低硬度应6H。

4.剥线强度试验

目的：检查可以剥去电路板上铜线的力

设备：剥离强度测试仪

方法：从基板的一侧剥去铜线至少10mm。将样品板放在测试仪上。使用垂直力剥去剩余的铜线。记录力量。

标准：力应超过1.1N / mm。

5.可焊性测试

目的：检查焊盘和板上通孔的可焊性。

设备：焊锡机，烤箱和计时器。

方法：在105℃的烘箱中将板烘烤1小时。浸焊剂。断然把板到焊料机在235℃，并取出在3秒后，检查的区域焊盘该浸锡。将板垂直放入235℃的焊锡机中，3秒后取出，检查通孔是否浸锡。

标准：面积百分比应大于95.所有通孔应浸锡。

6.耐压测试

目的：测试电路板的耐压能力。

设备：耐压测试仪

方法：清洁并干燥样品。将电路板连接到测试仪。以不100V / s的速度将电压增加到500V DC（直流电）。将其保持在500V DC 30秒。

标准：电路上不应有故障。

7. 玻璃化转变温度试验

目的：检查板的玻璃化转变温度。

设备：DSC（差示扫描量热仪）测试仪，烤箱，干燥机，电子秤。

方法：准备好样品，其重量应为15-25mg。将样品在105℃的烘箱中烘烤2小时，然后放入干燥器中冷却至室温。将样品放入DSC测试仪的样品台上，将升温速率设定为20℃/ min。扫描2次，记录Tg。

标准：Tg应150℃。



8. CTE（热膨胀系数）试验



目标：评估板的CTE。

设备：TMA（热机械分析）测试仪，烘箱，烘干机。

方法：准备尺寸为6.35 * 6.35mm的样品。将样品在105℃的烘箱中烘烤2小时，然后放入干燥器中冷却至室温。将样品放入TMA测试仪的样品台上，设定升温速率为10℃/ min，终温度设定为250℃记录CTE。

9.耐热性试验

目的：评估板的耐热能力。

设备：TMA（热机械分析）测试仪，烘箱，烘干机。

方法：准备尺寸为6.35 * 6.35mm的样品。将样品在105℃的烘箱中烘烤2小时，然后放入干燥器中冷却至室温。将样品放入TMA测试仪的样品台上，设定升温速率为10℃/ min。将样品温度升至260℃。

 深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。公司成立以来，一直专注样品，中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。

PCB设计的布线规则

在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定高，技巧细、工作量大。

PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。

对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。



1. 电源、地线的处理

既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到低限度，以产品的质量。

对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：

（1）众所周知的是在电源、地线之间加上去耦电容。
（2）尽量加宽电源、地线宽度，好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,经细宽度可达0.05～0.07mm,电源线为1.2～2.5mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)

（3）用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。


2. 数字电路与模拟电路的共地处理

现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。



3. 信号线布在电（地）层上

在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。应考虑用电源层，其次才是地层。因为好是保留地层的完整性。


4. 大面积导体中连接腿的处理

在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。

所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。



5. 布线中网络系统的作用

在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响。所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。



6. 设计规则检查（DRC）

布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

（1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）在PCB中是否还有能让地线加宽的地方。
（3）对于关键的信号线是否采取了佳措施，如长度短，加保护线，输入线及输出线被明显地分开。
（4）模拟电路和数字电路部分，是否有各自立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。



7. 检查是否有锐角、阻抗不连续点等

（1）对于高频电流来说，当导线的拐弯处呈现直角甚至锐角时，在靠近弯角的部位，磁通密度及电场强度都比较高，会辐射较强的电磁波，而且此处的电感量会比较大，感抗便也比钝角或圆角要大一些。

（2）对于数字电路的总线布线来说，布线拐弯呈现钝角或圆角，布线所占的面积比较小。在相同的线间距条件下，总的线间距所占的宽度要比直角拐弯的少0.3倍。

8. 检查3W、3H原则

（1）时钟、复位、100M以上信号以及一些关键的总线信号等与其他信号线布线满足3W原则，同层和相邻层无较长平行走线，且链路上过孔尽量少。

（2）高速信号的过孔数量问题，有些器件指导书上一般对高速信号的过孔数量要求比较严格，咨询互连的原则的是除了的管脚fanout过孔外，严禁在内层打多余的过孔，他们布过8G的PCIE 3.0的走线，也打过4个过孔，没有问题。

（3）同层时钟及高速信号中心距需严格满足3H（H为走线层到回流平面间距）；相邻层的信号严禁重叠，建议也满足3H的原则，关于上述的串扰问题，有工具可以检查的。


深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。公司成立以来，一直专注样品，中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人，厂房面积9000平米，月出货品种6000种以上，年生产能力为150000平方米。为了满足客户多样化需求，2017年公司成立了PCBA事业部，自有SMT生产线，为客户提供PCB+SMT一站式服务。 公司一直致力于“打造中国的PCB制造企业”。注重人才培养，倡导全员“自我经营”理念，拥有一支朝气蓬勃、敬业、经验丰富的技术、生产及管理队伍；专注于PCB的工艺技术的研究与开发，努力提升公司在PCB领域内的技术水平和制造能力.

      公司产品广泛应用于通信、工业控制、计算机应用、航空航天、、医疗、测试仪器、电源等各个领域。我们的产品包括：高多层PCB、HDI PCB、PCB高频板、软硬结合板、FPC等特种高难度电路板，专注于多品种，中小批量领域。我们的客户分布各地，目前外销订单占比70%以上。

光模块是啥呢，其实就是信号转换器，就是在发送的时候先把电信号变成光信号，中间是光纤传送，在接收的时候再把电信号转成光信号，那个转换器就是光模块。

在光模块的产业链中，从上下游梳理，主要是光芯片、光器件、光模块和设备，所以你看，光模块属于产业链的靠下的位置，再往后就是通信设备商了。

而目前呢，咱们的瓶颈主要是在光芯片上。光模块的核心呢就是芯片，也就是咱们的瓶颈端。芯片呢又分光芯片和电芯片，尤其是光芯片，核心技术就是在光芯片。在光模块中，成本占比高的就是光芯片，基本在50%左右，电芯片的成本在20%左右。


光模块的逻辑是什么呢？



因为我们在跟踪一个行业或者公司的时候，在业绩弹性方面，通常会从两个方向考虑。就是价格会不会涨，第二就是需求会不会提高。如果价格也涨，销量也涨，那业绩的确定性就高，你看，今年大火的PCB不就是这个逻辑？



那我们先来看量。大家都知道，5G呢，基站的数量是要远远大于4G的，因为要传输速度快，信号好，所以波长就短频率就高，但是频率高就容易被挡，传输距离就进，所以需要的基站数量就要多，基本是4G的2倍。

这还不算那些小基站和微基站，都包括进来那用的更多，因为小基站的需求是宏基站的两倍，那就更多了。所以在5G的建设期，这个需求是持续放量的。

而进入5G时代之后，云计算、边缘计算的兴起带动超大规模数据中心与小型数据中心的建设也会兴起，所以数据中心方面的需求也快速放大，基本是4G时代的40倍以上。

那价格方面呢，因为5G时代对于性能的要求提高了，所以价格也会大幅提升，也就是说利润空间会大幅提升。

说到这，我又想起咱们前段时间说消费电子的逻辑，为什么放到射频和天线上，为什么不是摄像头和手机屏幕？根据量价提升的逻辑，大家琢磨下，就明白了。

除此之外，第二个逻辑是国产替代，比如现在主流的光模块用的是25G的，这种光芯片，咱们的国产化率不到5%，所以发力空间很大。


深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人，厂房面积9000平米，月出货品种6000种以上，年生产能力为150000平方米。公司主要产品有：光模块PCB，PCB四层板，PCB六层板，PCB八层板，10层PCB板，12层PCB板，HDI，软硬结合板等产品类型

软硬结合板的涨缩问题：
涨缩产生的根源由材料的特性所决定，要解决软硬结合板涨缩的问题，先对挠性板的材料聚酰亚胺（Polyimide）做个介绍：

（1）聚酰亚胺具有优良的散热性能，可承受无铅焊接高温处理时的热冲击；

（2）对于需要更强调讯号完整性的小型装置，大部份设备制造商都趋向于使用挠性电路；

（3）聚酰亚胺具有较高的玻璃转移温度与高熔点的特性，一般情况下要在350 ℃以上进行加工；

（4）在有机溶解方面，聚酰亚胺不溶解于一般的有机溶剂。
挠性板材料的涨缩主要跟基体材料PI和胶有关系，也就是与PI的亚胺化有很大关系，亚胺化程度越高，涨缩的可控性就越强。

按照正常的生产规律，挠性板在开料后，在图形线路形成，以及软硬结合压合的过程中均会产生不同程度的涨缩，在图形线路蚀刻后，线路的密集程度与走向，会导致整个板面应力重新取向，终导致板面出现一般规律性的涨缩变化；在软硬结合压合的过程中，由于表面覆盖膜与基体材料PI的涨缩系数不一致，也会在一定范围内产生一定程度的涨缩。

从本质原因上说，任何材料的涨缩都是受温度的影响所导致的，在PCB冗长的制作过程中，材料经过诸多 热湿制程后，涨缩值都会有不同程度的细微变化，但就长期的实际生产经验来看，变化还是有规律的。


如何控制与改善？


从严格意义上说，每一卷材料的内应力都是不同的，每一批生产板的过程控制也不会是完全相同的，因此，材料涨缩系数的把握是建立在大量的实验基础之上的，过程管控与数据统计分析就显得尤为重要了。具体到实际操作中，挠性板的涨缩是分阶段的：

是从开料到烘烤板，此阶段涨缩主要是受温度影响所引起的：

要烘烤板所引起的涨缩稳定，要过程控制的一致性，在材料统一的前提下，每次烘烤板升温与降 温的操作一致化，不可因为一味的追求效率，而将烤完的板放在空气中进行散热。只有这样，才能大程度的消除材料的内部应力引起的涨缩。

第二个阶段发生在图形转移的过程中，此阶段的涨缩主要是受材料内部应力取向改变所引起的。

要线路转移过程的涨缩稳定，所有烘烤好的板就不能进行磨板操作，直接通过化学清洗线进行表面前处理，压膜后表面须平整，曝光前后板面静置时间须充分，在完成线路转移以后，由于应力取向的改变，挠性板都会呈现出不同程度的卷曲与收缩，因此线路菲林补偿的控制关系到软硬结合精度的控制，同时，挠性板的涨缩值范围的确定，是生产其配套刚性板的数据依据。

第三个阶段的涨缩发生在软硬板压合的过程中，此阶段的涨缩主要压合参数和材料特性所决定。

此阶段的涨缩影响因素包含压合的升温速率，压力参数设置以及芯板的残铜率和厚度几个方面。总的来说，残铜率越小，涨缩值越大；芯板越薄，涨缩值越大。但是，从大到小，是一个逐渐变化的过程，因此，菲林补偿就显得尤为重要。另外，由于挠性板和刚性板材料本质的不同，其补偿是需要额外考虑的一个因素。

PCB电路板沉金与镀金工艺的区别？
镀金，一般指的是“电镀金”、“电镀镍金”、“电解金”等，有软金和硬金的区分（一般硬金是用于金手指的），原理是将镍和金（俗称金盐）溶化于化学药水中，将线路板浸在电镀缸内并接通电流而在电路板的铜箔面上生成镍金镀层，电镍金因镀层硬度高，耐磨损，不易氧化的优点在电子产品中得到广泛的应用。

沉金是通过化学氧化还原反应的方法生成一层镀层，一般厚度较厚，是化学镍金金层沉积方法的一种，可以达到较厚的金层。
沉金与镀金的区别：

1、沉金与镀金所形成的晶体结构不一样，沉金对于金的厚度比镀金要厚很多，沉金会呈金黄色，较镀金来说更黄（这是区分镀金和沉金的方法之一）。

2、沉金比镀金更容易焊接，不会造成焊接不良。

3、沉金板的焊盘上只有镍金，信号的趋肤效应是在铜层上传输，不会对信号产生影响。

4、沉金比镀金的晶体结构更致密，不易产生氧化。

5、镀金容易使金线短路。而沉金板的焊盘上只有镍金，因此不会产生金线短路。

6、沉金板的焊盘上只有镍金，因此导线电阻和铜层的结合更加牢固。

7、沉金板的平整性与使用寿命较镀金板要好。

超实用的高频PCB电路设计70问答之一
1、如何选择PCB 板材？

选择PCB板材在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。例如，现在常用的 FR-4 材质，在几个GHz 的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。



2、如何避免高频干扰？

避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。



3、在高速设计中，如何解决信号的完整性问题？

信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。



4、差分布线方式是如何实现的？

差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side(并排, 并肩) 实现的方式较多。



5、对于只有一个输出端的时钟信号线，如何实现差分布线？

要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。



6、接收端差分线对之间可否加一匹配电阻？

接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号质量会好些。



7、为何差分对的布线要靠近且平行？

对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。



8、如何处理实际布线中的一些理论冲突的问题

基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。



晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 满足loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加 ground guard traces 可能也无法完全隔离干扰。而且离的太远,地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。



确实高速布线与 EMI 的要求有很多冲突。但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 好先用安排走线和 PCB 迭层的技巧来解决或减少 EMI的问题, 如高速信号走内层。后才用电阻电容或 ferrite bead 的方式, 以降低对信号的伤害。



9、如何解决高速信号的手工布线和自动布线之间的矛盾？

现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有的关系。 例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。



10、关于 test coupon。

test coupon 是用来以 TDR (Time Domain Reflectometer) 测量所生产的 PCB 板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon 上的走线线宽和线距(有差分对时)要与所要控制的线一样。 重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值， TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， test coupon 上量测信号的点跟接地点的距离和方式要符合所用的探棒。



11、在高速 PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？

一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗， 例如在 dual strip line 的结构时。

12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？

是的， 在计算特性阻抗时电源平面跟地平面都视为参考平面。 例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。



13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？

一般软件自动产生测试点是否满足测试需求看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。



14、添加测试点会不会影响高速信号的质量？

至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(via or DIP pin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。



15、若干 PCB 组成系统，各板之间的地线应如何连接？

各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。



16、能介绍一些国外关于高速 PCB 设计的技术书籍和数据吗？

现在高速数字电路的应用有通信网路和计算器等相关领域。在通信网路方面，PCB 板的工作频率已达 GHz 上下，叠层数就我所知有到 40 层之多。计算器相关应用也因为芯片的进步，无论是一般的 PC 或服务器(Server)，板子上的高工作频率也已经达到 400MHz (如 Rambus) 以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。



17、两个常被参考的特性阻抗公式：

微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 为线宽，T 为走线的铜皮厚度，H 为走线到参考平面的距离，Er 是 PCB 板材质的介电常数(dielectric constant)。此公式在0.1<(W/H)<2.0 及 1<(Er)<15 的情况才能应用。



带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 为两参考平面的距离，并且走线位于两参考平面的中间。此公式在 W/H<0.35 及 T/H<0.25 的情况才能应用。



18、差分信号线中间可否加地线？

差分信号中间一般是不能加地线。因为差分信号的应用原理重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如 flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。



19、刚柔板设计是否需要设计软件与规范？国内何处可以承接该类电路板加工？

可以用一般设计 PCB 的软件来设计柔性电路板(Flexible Printed Circuit)。一样用 Gerber 格式给 FPC厂商生产。由于制造的工艺和一般 PCB 不同，各个厂商会依据他们的制造能力会对小线宽、小线距、小孔径(via)有其**。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。



20、适当选择 PCB 与外壳接地的点的原则是什么？

选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB的地层与 chassis ground 做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。