盲埋孔PCB

多层板PCB设计时的EMI解决
解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。
电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容 无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要 的共模EMI干扰源。我们应该怎麽解决这些问题?

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。

当然，电源层到IC电源引脚的连线尽可能短，因为数位信号的上升沿越来越快，好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好?问题 的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等 效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在 100到300ps范围的器件将占有很高的比例。对于100到 300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小于1mil的分层技术，并用介电常数很高的材料代替FR4介 电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法，但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层"策略。

PCB堆叠

什麽样的堆叠策略有助于屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。

如果成本要求是位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

种为方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也 低。从EMI控制的角度看，这是现有的佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间 阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大，则好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外 层上的信号线数量少，走线长度很短(短于信号高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将 覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。

通用6层板设计 一般将第1和第6层布为地层，第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是的。该设计的缺点 在于走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号，这可实现信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近于电源层或接地层，这块板可以不严格地算作 是结构平衡的电路板。填铜区接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

10层板

由于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。

由于信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地 看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是后一对分层组合。当需要改变走线方向时，第1层上的信号线 应藉由“过孔"到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。

同样，当信号的走线方向变化时， 应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合紧。例如，如果信号在第1层上走线，回路在第2层且 只在第2层上走线，那麽第1层上的信号即使是藉由“过孔"转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样，怎麽办?比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到近的接地过 孔 (如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。

当信号线经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层 分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们 期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压小并将信 号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基 本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是的。

影响FPC柔性电路板的价格，有哪些因素？

一、柔性电路板所用材料不同造成价格的多样性



以普通双面板为例，板料一般有PET，PI等，板厚从0.0125mm到0.10mm不等，铜厚从1/2Oz到3Oz不同,所有这些在板料一项上就造成了的价格差异；材料的品牌不同也存在着一定的价格差,因而材料的不同造成了价格的多样性。材料一般包括PI FCCl 铜箔补强材料辅材（NC垫板黑化镀铜包装材料等)等组成。


二、柔性电路板所采用生产工艺的不同造成价格的多样性

不同的生产工艺会造成不同的成本。如镀金板与喷锡板，制作外形的精度，采用丝印线路与干膜线路等都会形成不同的成本，导致价格的多样性。

三、柔性电路板本身难度不同造成的价格多样性

即使材料相同，工艺相同，但柔性电路板本身难度不同也会造成不同的成本。如两种线路板上都有1000个孔，一块板孔径都大于0.6mm与另一块板孔径均小于0.6mm就会形成不同的钻孔成本；如两种线路板其他相同，但线宽线距不同，一种均大于0.15mm，一种均小于0.15mm，也会造成不同的生产成本，因为难度大的板报废率较高，必然成本加大，进而造成价格的多样性。

四、客户要求不同也会造成价格的不同
客户要求的高低会直接影响板厂的成品率，如一种板按IPC-A-6013，class1要求有98%合格率，但按class3要求可能只有90%的合格率，因而造成板厂不同的成本，后导致产品价格的多变。

五、柔性电路板厂家不同造成的价格多样性


即使同一种产品，但因为不同厂家工艺装备、技术水平不同，也会形成不同的成本，时下很多厂家喜欢生产镀金板，因为工艺简单，成本低廉，但也有一部分厂家生产镀金板，报废即上升，造成成本提高，所以他们宁愿生产喷锡板或镀锡板，因而他们的喷锡板报价反而比镀金板低。

六、付款方式不同造成的价格差异

目前柔性电路板板厂一般都会按付款方式的不同调整柔性电路板价格，幅度为5%-10%不等，因而也造成了价格的差异性。

七、区域不同造成价格的多样性

目前国内从地理位置上来讲，从南到北，价格呈递增之势，不同区域价格有一定差异，因而区域不同也造成了价格的多样性。

八、电镀方式不同造成的价格不一样

局部电镀高全面电镀15%左右。

九、金手指部分的表面处理方式


镀金与镀锡相差5％左右

十：FPC生产过程中的不良率的高低也决定了FPC的单价

十一：代客户SMT的费用以及不良率的高低也决定了FPC的单价

通过以上论述不难看出，柔性电路板价格的多样性是有其内在的必然因素的，本人仅可提供一个大致的价格范围，以供参考，具体价格以实际价格为准。

柔性电路板FPC表面电镀知识

1.柔性电路板FPC电镀

（1）FPC电镀的前处理柔性印制板FPC经过涂覆盖层工艺后露出的铜导体表面可能会有胶黏剂或油墨污染，也还会有因高温工艺产生的氧化、变色，要想获得附着力良好的紧密镀层把导体表面的污染和氧化层去除，使导体表面清洁。

但这些污染有的和铜导体结合十分牢固，用弱的清洗剂并不能完全去除，因此大多往往采用有一定强度的碱性研磨剂和抛刷并用进行处理，覆盖层胶黏剂大多都是环氧树脂类而耐碱性能差，这样就会导致粘接强度下降，虽然不会明显可见，但在FPC电镀工序，镀液就有可能会从覆盖层的边缘渗入，严重时会使覆盖层剥离。在终焊接时出现焊锡钻人到覆盖层下面的现象。可以说前处理清洗工艺将对柔性印制板F{C的基本特性产生重大影响，对处理条件给予充分重视。



（2）FPC电镀的厚度电镀时，电镀金属的沉积速度与电场强度有直接关系，电场强度又随线路图形的形状、电极的位置关系而变化，一般导线的线宽越细，端子部位的端子越尖，与电极的距离越近电场强度就越大，该部位的镀层就越厚。在与柔性印制板有关的用途中，在同一线路内许多导线宽度差别的情况存在这就更容易产生镀层厚度不均匀，为了预防这种情况的发生，可以在线路周围附设分流阴极图形，吸收分布在电镀图形上不均匀的电流，大限度地所有部位上的镀层厚薄均匀。



因此在电极的结构上下功夫。在这里提出一个折中方案，对于镀层厚度均匀性要求高的部位标准严格，对于其他部位的标准相对放松，例如熔融焊接的镀铅锡，金属线搭（焊）接的镀金层等的标准要高，而对于一般防腐之用的镀铅锡，其镀层厚度要求相对放松。



（3）FPC电镀的污迹、污垢刚刚电镀好的镀层状态，特别是外观并没有什么问题，但不久之后有的表面出现污迹、污垢、变色等现象，特别是出厂检验时并未发现有什么异样，但待用户进行接收检查时，发现有外观问题。这是由于漂流不充分，镀层表面上有残留的镀液，经过一段时间慢慢地进行化学反应而引起的。特别是柔性印制板，由于柔软而不十分平整，其凹处易有各种溶液“积存？，而后会在该部位发生反应而变色，为了防止这种情况的发生不仅要进行充分漂流，而且还要进行充分干燥处理。可以通过高温的热老化试验确认是否漂流充分。

图片

2.柔性电路板FPC化学镀



当要实施电镀的线路导体是孤立而不能作为电极时，就只能进行化学镀。一般化学镀使用的镀液都有强烈的化学作用，化学镀金工艺等就是典型的例子。化学镀金液就是pH值非常高的碱性水溶液。使用这种电镀工艺时，很容易发生镀液钻人覆盖层之下，特别是如果覆盖膜层压工序质量管理不严，粘接强度低下，更容易发生这种问题。



置换反应的化学镀由于镀液的特性，更容易发生镀液钻入覆盖层下的现象，用这种工艺电镀很难得到理想的电镀条件。



3.柔性电路板FPC热风整平



热风整平原本是为刚性印制板PCB涂覆铅锡而开发出来的技术，由于这种技术简便，也被应用于柔性印制板FPC上。热风整平是把在制板直接垂直浸入熔融的铅锡槽中，多余的焊料用热风吹去。这种条件对柔性印制板FPC来说是十分苛刻的，如果对柔性印制板FPC不采取任何措施就无法浸入焊料中，把柔性印制板FPC夹到钛钢制成的丝网中间，再浸入熔融焊料中，当然事先也要对柔性印制板FPC的表面进行清洁处理和涂布助焊剂。



由于热风整平工艺条件苛刻也容易发生焊料从覆盖层的端部钻到覆盖层之下的现象，特别是覆盖层和铜箔表面粘接强度低下时，更容易频繁发生这种现象。由于聚酰亚胺膜容易吸潮，采用热风整平工艺时，吸潮的水分会因急剧受热蒸发而引起覆盖层起泡甚至剥离，所以在进行FPC热风整平之前，进行干燥处理和防潮管理。

在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？



一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。

一个好的EMI/EMC设计一开始布局时就要考虑到器件的位置，PCB叠层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本。

例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slewrate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。

另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。

适当的选择PCB与外壳的接地点(chassisground)。

深圳市赛孚电路科技有限公司成立于2011年，公司由多名电路板行业的级人士创建，是国内的PCB/FPC快件服务商之一。公司成立以来，一直专注样品，中小批量领域。快速的交付以及过硬的产品品质赢得了国内外客户的信任。公司是广东电路板行业协会会员企业，是深圳高新技术认证企业。拥有完善的质量管理体系，先后通过了ISO9001、ISO14000、TS16949、UL、RoHS认证。公司目前拥有员工300余人，厂房面积9000平米，月出货品种6000种以上，年生产能力为150000平方米。为了满足客户多样化需求，2017年公司成立了PCBA事业部，自有SMT生产线，为客户提供PCB+SMT一站式服务。 公司一直致力于“打造中国的PCB制造企业”。注重人才培养，倡导全员“自我经营”理念，拥有一支朝气蓬勃、敬业、经验丰富的技术、生产及管理队伍；专注于PCB的工艺技术的研究与开发，努力提升公司在PCB领域内的技术水平和制造能力.

      公司产品广泛应用于通信、工业控制、计算机应用、航空航天、、医疗、测试仪器、电源等各个领域。我们的产品包括：高多层PCB、HDI PCB、PCB高频板、软硬结合板、FPC等特种高难度电路板，专注于多品种，中小批量领域。我们的客户分布各地，目前外销订单占比70%以上。

赛孚电路秉承“以人为本，客户至上”的企业经营理念，“以质量为根，服务为本 ” 的企业服务宗旨，坚持持之以恒的精神，全员参与质量改进，不断吸纳国际新技术，完善产品品质，积极吸引和培养管理及技术人才，以确保向客户提供更好的服务，为客户创造更多价值，与客户共同成长。

PCB设计标准知识
1.定义
导通孔(Via):一种用于内层连接的金属化孔,但其中并不用于插入元件引线或其他增强材料.
盲孔(Blind via):从印制板内仅延展到一个表层的导通孔.
埋孔(Buried via): 未延伸到印制板表面的一种导通孔.
过孔(Through via): 从印制板的一个表层延展到另一个表层的导通孔.
元件孔(Component hole):用于元件端子固定于印制板及导电图形电气联接的孔
2. 规范内容
2.1热设计要求
2.1.1 高热器件应考虑放于出风口或利于对流的位置.
PCB在布局中考虑将高热器件放于出风口或利于对流的位置.
2.1.2 较高的元件应考虑放于出风口,且不阻挡风路.
2.1.3 散热器的放置应考虑利于对流
2.1.4 温度敏感器械件应考虑远离热源
对于自身温升30°C的热源,一般要求.a. 在风冷条件下,电解电容等温度敏感器件离热源距离要求大于或等于2.5mm.b. 自然冷条件下,电解电容等温度PCB设计培训敏感器件离热源距离要求大于或等于4.0mm.若因为空间的原因不能达到要求距离,则就通过温度测试温度敏感器件的温升在降额范围内.
2.2器件库选型要求
2.2.1 已有PCB元件封装库的选用就确认无误
PCB板上已有元件库器件的选用应封装与元器件实物外形轮廓,引脚间距.通孔直径等相符合.插装器件管脚应与通孔公差配合良好(通孔直径大于管脚直径80mil)考虑公差可适当增加,确保透锡良好.元件的孔径形成序列化,40mil以上按5mil递加,即40mil,45mil,50mil,55mil,40mil以下按4mil递减,即36mil,32mil,28mil,24mil, 20mil,16mil,12mil,8mil器件引脚直径与PCB焊盘孔径的对应关系,以及二次电源插针焊脚与通孔回流焊的焊盘孔径对应关系如下表器件引脚直径(D) PCB焊盘孔径/插针通孔回流焊焊盘孔径
D*1.0mm D+0.3mm/+0.15mm
1.0mm2.0mm D+0.5mm/0.2mm
建立元件封装库存时应将孔径的单位换算为英制(mil),并使孔径满足序列化要求.
2.2.2 新器件的PCB元件封装库存应确定无误.
PCB上尚无件封装库的器件,应根据器件资料建立打捞的元件封装库,并丝印库存与实物相符合,特别是新建立的电磁元件,自制结构件等的元件库存是否与元件的资料(承认书,图纸)相符合.新器件应建立能够满足不同工艺(回流焊,波峰焊,通孔回流焊)要求的元件库.
2.2.3 锰铜丝等作为测量用的跳线的焊盘要做成非金属化,若是金属化焊盘,那么焊接后,焊盘内的那段电阻将被短路,电阻的有效长度将变小而且不一致,从而导致测试结果不准确.
2.3 基本布局要求
2.3.1 初次级的布局:初级必需放在与AC 输入端同侧.次级与初级布局必需分上下两侧.
2.3.2 波峰焊加工的制成板进板方向要求有丝印标明.
波峰焊加工的制成板进板方向应在PCB上标明,并使进板方向合理,若PCB可以从个方向进板,应采用双箭头的进板标识.(对于回流焊,可考虑采用工装夹具来确定其过回流焊的方向).
2)不同类型器件距离
封装尺寸 0603 0805 1206
1206 SOT封装 钽电容 钽电容 SOIC 通孔
0603 1.27 1.27 1.27 1.52 1.52 2.54 2.54 1.27
0805 1.27 1.27 1.27 1.52 1.52 2.54 2.54 1.27
1206 1.27 1.27 1.27 1.52 1.52 2.54 2.54 1.27
1206 1.27 1.27 1.27 1.52 1.52 2.54 2.54 1.27
SOT封装 1.52 1.52 1.52 1.52 1.52 2.54 2.54 1.27
钽电容32.16,3528 1.52 1.52 1.52 1.52 1.52 2.54 2.54 1.27
钽电容6032,7343 2.54 2.54 2.54 2.54 2.54 2.54 2.54 1.27
SOIC 2.54 2.54 2.54 2.54 2.54 2.54 2.54 1.27
通孔 1.27 1.27 1.27 1.27 1.27 1.27 1.27 1.27