H5AN4G6NAFRH5AN4G6NAFR-UHC原装现货

H5AN4G6NAFR H5AN4G6NAFR-UHC原装现货
规格书说明：
H5AN4G6NAFR
H5AN4G8NAFR-xxI,H5AN4G8NAFR-xxC H5AN4G6NAFR-xxC和H5AN4G6NAFR-xxI 4 gb CMOS双数据速率IV(DDR4)同步DRAM,适合主内存的应用程序需要大内存密度和高带宽。SK海力士4 gb DDR4更快提供完全同步的操作参考时钟的上升和下降的边缘。尽管所有地址和控制输入锁存的边缘上升的CK(CK)的边缘下降,数据,数据用闪光灯和面具写入数据输入采样在上升和下降的边缘。内部管道和数据路径
8位预取的实现非常高的带宽。
特性
•VDD v = VDDQ = 1.2 + / - 0.06 v
•完全微分时钟输入(CK、CK)操作
斯特罗布•微分数据(dq,dq)
•在芯片DLL对齐DQ、DQ和DQ与CK过渡转型
•DM面具写数据输入的数据选冲的上升和下降的边缘
•所有地址和控制输入数据,除了数据闪光灯和数据面具锁定在时钟的上升的边缘
•可编程CAS延迟9、11、12、13、14、15、16、17、18、19和20
•可编程添加剂延迟0 CL-1和CL-2支持(x4 /×8只)
•可编程CAS写延迟(CWL)= 9,10、11、12、14、16、18
•可编程脉冲时间4/8啃顺序和交错模式
•提单开关
•16家银行
•平均刷新周期(Tcase 0摄氏度~ 95 oC)- 7.8μs在0摄氏度~ 85 oC - 3.9μs在85度~ 95度
•电平标准78球FBGA(x4 /×8),96球FBGA()
•驱动力量
•在死亡终止支持动态
•两个终止状态如RTT_PARK和RTT_NOM ODT销可切换的
•异步复位销支持
•ZQ校准支持
•TDQS(终止数据选通)支持(×8只)
•写Levelization支持
•8位预取
•本产品符合RoHS指令。
•内部Vref DQ级代是可用的
•支持写CRC速度等级
•大的节电模式支持
•TCAR(温度控制自动刷新)模式的支持
•LP ASR(低功率自动自我刷新)模式是支持的
•支持细粒度更新
•支持每DRAM可寻址能力
•Geardown模式(1/2,1/4率)的支持
•可编程的序言读和写的支持
•支持自我刷新中止
•CA平价(命令/地址平价)模式是支持的
•银行应用分组,中科院CAS延迟(tCCD_L tCCD_S)对银行在同一或differentbank组访问是可用的
•DBI(数据总线反演)支持(×8 /)